
Apellidos y Nombre: ..... Grupo:..... DNI:.....


Examen E1 (*temas 2, 3, 4, 5, 6 y 7)*

- Duración del examen: 1:45 horas.
- La solución de cada ejercicio se tiene que escribir en el espacio reservado para ello en el propio enunciado.
- No podéis utilizar calculadora, móvil, apuntes, etc.
- La solución del examen se publicará en Atenea mañana y las notas antes del 22 de Noviembre a la noche.

Pregunta 1) (1,5 puntos)

Dado los valores de las entradas (a, b, c), complete el siguiente cronograma en los puntos e, d, f, así como en las salidas g y h, para el siguiente CLC:





Los tiempos de propagación de las puertas son:

Tp(Not) = 10ut

Tp(And-2)= 20ut


Tp(Or-2) = 20ut.

Criterio de corrección:
-0.5 puntos por primera fila mal. Binario
-0.25 punto por segunda fila mal. Binario
3 filas o más mal es un 0

Pregunta 2) (1,5 puntos)

Dado el esquema en bloques del CLC, complete la siguiente tabla de valores de las salidas del circuito para cada uno de los valores de las entradas (LT calcula A<B).

X	Y	W	a	b	c	d	e
11001100	10001101	11101001	0	0	1	0	0
10010010	00110011	10000110	0	0	0	0	0



Criterio de corrección:

-0,75 per cada fila incorrecta


Apellidos y Nombre: ..... Grupo:..... DNI:.....

Pregunta 3) (2,5 puntos)

Dada la TV de un CLC:

a) Simplificad el circuito, a través de un mapa de Karnaugh (1 punto).


a	b	c	d	w
0	0	0	0	1
0	0	0	1	0
0	0	1	0	X
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	0
0	1	1	1	X
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	0
1	1	1	0	1
1	1	1	1	X



b) Obtén la expresión mínima en suma de productos de w = !b!d + a!d + ac

(1 punto)

c) Implemente el CLC minimizado en base a puertas lógicas (0,5 puntos).




Criterio de corrección:
Si grupos de unos óptimos, expresión coherente y CLC minimizado: 2.5 puntos en total
Si grupos de unos óptimos, expresión coherente, pero error al implementar CLC minimizado: 2,0 puntos en total
Si grupos de unos óptimos pero error en la expresión de algún grupo: 1,0 puntos en total
Si grupos de unos no óptimos sea cual sea la expresión: 0 puntos en total
Aceptaremos como solución cualquier tipo de puertas lógicas que hayan usado.

Apellidos y Nombre: ..... Grupo:..... DNI:.....

Pregunta 4) (1.5 puntos)

Dado el siguiente grafo de estados de un CLS de Moore.




a) Escribir la tabla de transiciones y la tabla de salidas del circuito (0.5 puntos)
criterio de correción: binario

q_0	a	b	q_0^+
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

q_0	x	y	z
0	1	0	0
1	0	1	0

b) Dibuja el esquema lógico que implementa el CLS con el mínimo número de biestables D y dos memorias ROM. Indicar de manera clara el nombre de las señales de entrada y salida del circuito y el contenido de cada palabra de las memorias ROM. (0.5 puntos)


criterio de correción: binario



Apellidos y Nombre: …… Grupo:…… DNI:……

c) Dibuja el esquema lógico que implementa el CLS con el mínimo número de biestables y una sola ROM para la tabla de transiciones y de salidas. Utiliza un multiplexor con el número de entradas que consideres adecuado para seleccionar el estado siguiente en función de las entradas. (0.5 puntos).

criterio de correción: binario



Pregunta 5) (3 puntos)

Se desea diseñar un Procesador de Propósito Específico (PPE) que controle parte de un sistema de alerta sísmica temprana. La descripción del PPE se presenta a continuación.

La Unidad de Proceso (UP) del PPE tiene un bus D de datos de entrada y un bus W de datos de salida. Ambos buses son de 8 bits. La Unidad de Control (UC) tiene como única entrada la señal Start (1 bit) que se usa para sincronizar la entrada de datos por el bus D y determinar cuándo hay que comenzar un nuevo cálculo. La única salida de la UC es la señal Stop (1 bit) que se usa para sincronizar la salida del resultado por el bus W e indicar que terminó el cálculo en curso. El PPE no genera ninguna señal de condición de la UP a la UC. Tampoco se genera palabra de control de la UC a la UP.

La funcionalidad del PPE, que se realiza indefinidamente, es la siguiente:

```
If (Start(c) == 1) {
        W(c+3)u = 9*D(c+1)u + D(c+2)u;
        Stop(c+3) = 1;
}
```

Considera que:


- Todos los buses son de 8 bits
- Start(c) y Stop(c) indican el valor binario presente en las señales Start y Stop en el ciclo genérico c.
- D(c)u y W(c)u indican el número natural representado en los n bits del bus D y W en el ciclo genérico c.
- La señal Stop valdrá 0 el resto de ciclos en los que no se especifica su valor en el pseudocódigo anterior.
- No importa el valor que tenga el bus W el resto de ciclos no especificados en el pseudocódigo anterior (se puede poner XX en el cronograma).
- No se debe ignorar el valor de la señal Start durante ningún ciclo. Si Start vale 1 durante los ciclos c+1 y c+2 se abortará el cálculo en curso y se comenzará un nuevo cálculo con el primer dato que llegará al ciclo siguiente. Si Start vale 1 durante el ciclo c+3 (mientras se está mostrando el resultado del cálculo que ya termino) indica que al ciclo siguiente llegará por el bus D el primer valor del nuevo cálculo, el D(c+1).
- El PPE no detecta si el resultado es no representable en n bits
- Únicamente se deben utilizar dos registros (REG) sin señal de control de carga, dos bloques sumadores (ADD), y un desplazador de bits para diseñar la UP.
- Recordad que 9 = 8 + 1

Apellidos y Nombre: ..... Grupo:..... DNI:.....

a) Completa el cronograma simplificado para la secuencia de valores para la señal Stop y W. Escribe XX cuando el valor de la señal W no importe. (0.5 puntos)
criterio de correción: -0.1 por cada error

c	00	01	02	03	04	05	06	07	08	09	10	11	12	13
D	0x03	0x02	0x04	0x7A	0x08	0x06	0x01	0x12	0x09	0x01	0x03	0x02	0x9E	0x9E
Start	1	0	0	0	1	0	0	1	0	1	0	0	1	0
Stop	0	0	0	1	**0**	**0**	**0**	**1**	**0**	**0**	**0**	**0**	**1**	**0**
W	XX	XX	XX	0x16	**XX**	**XX**	**XX**	**0x37**	**XX**	**XX**	**XX**	**XX**	**0x1D**	**XX**


b) Dibuja el circuito de la UP. (1 punto)
criterio de correción: binario



c) A partir de la leyenda propuesta, completa el grafo de estados que implementa la Unidad de Control (UC) de este PPE. (1.5 puntos)

criterio de correción: 1.5 para la UC correcta, 1 si solo tiene un nodo incorrecto, 0 si más de un nodo esta incorrecto. Un nodo es incorrecto si alguno de los arcos que salen del nodo es incorrecto (el nodo destino y/o la etiqueta) o si alguno de los bits de estado o de salida del nodo es incorrecto.

Solución para el caso en que: "Si Start vale 1 durante los ciclos c+1 y c+2 se abortará el cálculo en curso"



Solución para el caso en que: "Si Start vale 1 durante los ciclos c+1 o c+2 se abortará el cálculo en curso"

